## BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—10465

⑤Int. Cl.³G 01 R 29/02// H 03 K 5/153

識別記号

庁内整理番号 7359-2G 7125-5 J **43公開 昭和57年(1982)1月20日** 

発明の数 1 審査請求 未請求

(全 4 頁)

63パルス幅測定回路

明

20特

個発

顧 昭55-85454

②出 願 昭55(1980) 6 月24日

者 尾崎久美 春梅市末広町2丁目9番地の1 東京芝浦電気株式会社青梅工場 内

⑩出願人東京芝浦電気株式会社 川崎市幸区堀川町72番地

仍代 理 人 弁理士 鈴江武彦 外2名

明 細 甞

1. 発明の名称

パルス報測定回路

2.特許請求の範囲

被側定ペルスの印加される第1のディレーラインと、この第1のディレーラインの出力端子に直列に接続されていて、互に同じディレータイムを有する第2ないし第mのディレーラインと、上記各ディレーラインの出力ペルスの前級によってトリガされ、その時に前配被測定ペルスが出現しているかを記憶する。単のでは、このでは、ことを特徴とするペルス傾向にある。

発明の詳細な説明

との発明はパルス幅を測定するパルス幅制定 回路に関する。

従来、ペルス幅を測定する際には、主に次のような方法がとられていた。すなわち、第1回に示すように、被測定ペルスHにおけるペルス組TW中に、発信器から発生されるクロック

ペルスRが何発発生されたかをカウンタにおいてカウントすることにより測定していた。しかしながら、このような測定方法にあっては、短かいペルス偏の測定を行なう場合、発振器の彫放数を上げることが必要となるばかりか、そのクロックペルスをカウントするカウンタにも超高速動作をするものが要求され、測定回路が高価かつ複雑になるという欠点があった。

この発明は上記のような事情に進みなされた もので、短いパルス幅を簡単に測定できる安価 なパルス幅測定回路を提供することを目的とす。 る。

以下、図面を参照してこの発明の一実施例を 説明する。第2図は、この発明の一実施例の構 成を示したものである。図中、符号F0~F4 はD型フリップフロップを示している。このD 型フリップフロップド0~F4は、それぞれク ロック端子CKへの入力は見のレベル(へイ その時の入力端子Dへの入力信号のレベル( 又はロウ)を記憶し、その記憶状態を出力端子

## BEST AVAILABLE COPY

特開昭57-10465(3)

Q 1 , Q 2 , Q 3 , Q 4 O V ≺ ル は 「 1 」 。 「 1 」 。「 1 」 。「 0 」 と なる。

第3図の例の場合、被側定パルスAのパルス 幅 T W が X + 2 Y < T W < X + 3 Y の 関係にある場合 について説明したが、他のペルス幅の場合にお ける信号 Q 0 ~ Q 4 の出力レベルの結果を 要 1 に示す。

轰

	Q o	Q I	Q 2	Q 3	Q 4
TW <x< td=""><td>(LOW)</td><td>0</td><td>0</td><td>0</td><td>0</td></x<>	(LOW)	0	0	0	0
X <tw<x+y< td=""><td>(high)</td><td>0</td><td>Ó</td><td>0</td><td>0</td></tw<x+y<>	(high)	0	Ó	0	0
X+Y≤TW <x+2y< td=""><td>. 1</td><td>ľ</td><td>0</td><td>0</td><td>0</td></x+2y<>	. 1	ľ	0	0	0
X+2Y≤TW <x+3y< td=""><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td></x+3y<>	1	1	1	0	0
X+3YSTWCX+4Y	i	1	1	1	0
X+4Y≤TW	1	1	1	1	" 1

このように、このパルス幅測定回路にあって は信号Qθ~Q4の出力結果によって、例えば 発光ゲイオードを点灯させるようにすることに より、被測定パルスのパルス幅を測定すること

様にして、第2~第5のディレーラインD3~ D5からは、出力ペルスT0~T3に対してそれぞれTだけ是低された出力ペルスT1~T4 が出力される。

出力ペルスT0の前級で、フリップフロップ Foは、 被測定パルスAが出現しているか否か がトリガされ記憶される。この場合第4図に示 **すように、出力パルスToの前級では、被測定** オルス▲が出現していない(ロウレベル)の状 鰒であるので、「0」がフリップフロップF 0 に記憶される。したがってフリップフロップ F0の出力信号Q0は「0」レベルとなる。同 様にして、出力パルスT1の前級でも被測定パ ルスAは出現していないので、フリップフロッ プF1には「0」が記憶される。したがって、 フリップフロップF1の出力信号Q1は「0」 レベルとなる。また、出力ペルスT2~T4の 前縁では被側定パルスAが出現している(ハイ レベル)の状態にあるので、フリップフロップ P 2 ~ P 4 には「1」が記憶される。したがっ ができる。なお、第1のディレーラインD1の 是延時間Xを被測定パルスのパルス幅の最小値 に合わせると都合がよい。

次に、このペルス幅側定回路が2つのペルス の出現する時間差の測定に使用される場合につ いて説明する。との場合は、第2図におけるス イッテBを切り換えて、第1のディレーライン DIに被測定ペルスBが入力されるようにする。 例えば、第4図のメイミングチャートに示すよ うな被測定 HルスBが第1のディレーライン DIに、そして、との被御定パルスBに対して Td(X+Y<Td<X+2Y)の時間遅れをもって出 現する被測定パルスAがフリップフロップF0 ~ P 4 の各入力端子 D に入力される場合につい て考える。との場合も、まずクリアペルス CLA によりフリップフロップF0~F4がクリアさ れる。そして、第1のティレーラインDIに被 測定 パルス B が入力されると、 被測定 パルス B に対して、Xだけ遅延された出力ペルスTOが、 第1のディレーラインD 』から出力される。同

て、フリップフロップ F 2 ~ F 4 の出力信号 Q 2 ~ Q 4 は「1」 レベルとなる。その結果、 信号 Q 0 , Q 1 . Q 2 , Q 3 , Q 4 のレベルは 「0」,「0」,「1」,「1」,「1」となる。

第4図の場合、被測定ペルスA。Bのペルスの出現する時間差 Td がX+T<Td <X+2Yの関係にある場合について説明したが、他の時間差の場合における信号Q 0~Q 4の出力レベル結果を表2に示す。

		•			
	00	Q 1	Q 2	Q 3	Q 4
Td <x< td=""><td>(LOW)</td><td>. 1</td><td>1</td><td>1</td><td>1</td></x<>	(LOW)	. 1	1	1	1
XST4 <x+y< td=""><td>(high)</td><td>1</td><td>1</td><td>1</td><td>1 "</td></x+y<>	(high)	1	1	1	1 "
X+YST4CX+2Y	0	0	1	1	1
X+2Y\\T4\X+3Y	0	0	.0	1	1
X+3Y\STd <x+4y< td=""><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></x+4y<>	0	0	0	0	1
X+4Y≤Td	0	0	0	0	0

## © EPODOC / EPO

- JP57010465 A 19820120
- PULSE WIDTH MEASUREMENT CIRCUIT ΤI
  - PURPOSE:To measure simply short pulse width by memorizing whether the pulse to be measured is appeared or not in the leading end of the output of plurality of delay lines whereon the pulse to be measured is to be impressed. CONSTITUTION: Before the start of measurement the contents of memory of flip- flop F0-F4 are cleared by the clear pulse CLA. The pulse A to be measured is delayed by X by means of the first delay line D1 and be further delayed respectively by Y by means of the delay lines D2-D5. And in the leading end of the output pulse T0-T4 from the delay lines D1-D5 the flip-flop F0-F4 memorize whether or not the pulse A to be mesured is appeared to light the luminous diode connected with the output terminals Q0-Q4. Thereby the pulse width of the pulse to be measured can be simply measured without using a counter.
- G01R29/027C
- G01R29/02&G; H03K5/153&W FI
- TOKYO SHIBAURA ELECTRIC CO
- OZAKI HISAMI IN
- JP19800085454 19800624
- JP19800085454 19800624 PR
- DT

## © PAJ / JPO

- JP57010465 A 19820120 PN
- PULSE WIDTH MEASUREMENT CIRCUIT ΤI
- PURPOSE:To measure simply short pulse width by memorizing whether the pulse to be measured is appeared or not in the leading end of the output of plurality of delay lines whereon the pulse to be measured is to be impressed.
  - CONSTITUTION: Before the start of measurement the contents of memory of flip- flop F0-F4 are cleared by the clear pulse CLA. The pulse A to be measured is delayed by X by means of the first delay line D1 and be further delayed respectively by Y by means of the delay lines D2-D5. And in the leading end of the output pulse T0-T4 from the delay lines D1-D5 the flip-flop F0-F4 memorize whether or not the pulse A to be mesured is appeared to light the luminous diode connected with the output terminals Q0-Q4. Thereby the pulse width of the pulse to be measured can be simply measured without using a counter.
- G01R29/02
- H03K5/153 SI
- TOSHIBA CORP РΔ
- OZAKI HISAMI
- ABD 19820506
- ABV 006070
- P113 GR
- JP19800085454 19800624 ΔP